Scielo RSS <![CDATA[CLEI Electronic Journal]]> http://www.scielo.edu.uy/rss.php?pid=0717-500020120002&lang=es vol. 15 num. 2 lang. es <![CDATA[SciELO Logo]]> http://www.scielo.edu.uy/img/en/fbpelogp.gif http://www.scielo.edu.uy <link>http://www.scielo.edu.uy/scielo.php?script=sci_arttext&pid=S0717-50002012000200001&lng=es&nrm=iso&tlng=es</link> <description/> </item> <item> <title><![CDATA[Providing TPC-W with web user dynamic behavior]]> http://www.scielo.edu.uy/scielo.php?script=sci_arttext&pid=S0717-50002012000200002&lng=es&nrm=iso&tlng=es English abstract The evolution of the World Wide Web from hypermedia information repositories to web applications such as social networking, wikis or blogs has introduced a new paradigm where users are no longer passive web consumers. Instead, users have become active contributors to web applications, so introducing a high level of dynamism in their behavior. Moreover, this trend is even expected to rise in the incoming Web. As a consequence, there is a need to develop new software tools that consider user dynamism in an appropiate and accurate way when generating dynamic workload for evaluating the performance of the current and incoming web. This paper presents a new testbed with the ability of defining and generating web dynamic workload for e-commerce. For this purpose, we integrated a dynamic workload generator (GUERNICA) with a widely used benchmark for e-commerce (TPC-W).<hr/>Spanish abstract: En los últimos años venimos asistiendo a un aumento en la cantidad de servicios ofrecidos a través de la World Wide Web (Web). Estos servicios han ido evolucionando paulatinamente, desde los primitivos servicios estáticos de primera generación, hasta las complejas y personalizadas aplicaciones web actuales, en las que el usuario es algo más que un mero espectador y se ha convertido en un creador de contenido dinámico. Esta evolución ha producido a su vez una evolución en las pautas de comportamiento de estos usuarios, que resultan cada vez más dinámicas. Consecuencia directa de la evolución de la Web es la necesidad de nuevas herramientas para una evaluación de prestaciones más acorde con las características dinámicas de la misma; herramientas que deben ser capaces de representar el comportamiento dinámico del usuario en la generación de la carga web. Este trabajo presenta un nuevo entorno de prueba capaz de incorporar generación de carga dinámica en la evaluación de prestaciones de sistemas de comercio electrónico basados en web. Con tal fin, se ha partido del reconocido benchmark de comercio electrónico TPC-W y se ha integrado la generación de carga dinámica proporcionada por el generador GUERNICA, aprovechando sus cualidades a la hora de caracterizar y reproducir carga web basada en los patrones dinámicos del comportamiento del usuario. El nuevo entorno ha sido validado contra TPC-W, mostrando resultados similares cuando no se considera dinamismo en la caracterización de la carga. <![CDATA[Environment, Services and Network Management for Green Clouds]]> http://www.scielo.edu.uy/scielo.php?script=sci_arttext&pid=S0717-50002012000200003&lng=es&nrm=iso&tlng=es English abstract The evolution of the World Wide Web from hypermedia information repositories to web applications such as social networking, wikis or blogs has introduced a new paradigm where users are no longer passive web consumers. Instead, users have become active contributors to web applications, so introducing a high level of dynamism in their behavior. Moreover, this trend is even expected to rise in the incoming Web. As a consequence, there is a need to develop new software tools that consider user dynamism in an appropiate and accurate way when generating dynamic workload for evaluating the performance of the current and incoming web. This paper presents a new testbed with the ability of defining and generating web dynamic workload for e-commerce. For this purpose, we integrated a dynamic workload generator (GUERNICA) with a widely used benchmark for e-commerce (TPC-W).<hr/>Spanish abstract: En los últimos años venimos asistiendo a un aumento en la cantidad de servicios ofrecidos a través de la World Wide Web (Web). Estos servicios han ido evolucionando paulatinamente, desde los primitivos servicios estáticos de primera generación, hasta las complejas y personalizadas aplicaciones web actuales, en las que el usuario es algo más que un mero espectador y se ha convertido en un creador de contenido dinámico. Esta evolución ha producido a su vez una evolución en las pautas de comportamiento de estos usuarios, que resultan cada vez más dinámicas. Consecuencia directa de la evolución de la Web es la necesidad de nuevas herramientas para una evaluación de prestaciones más acorde con las características dinámicas de la misma; herramientas que deben ser capaces de representar el comportamiento dinámico del usuario en la generación de la carga web. Este trabajo presenta un nuevo entorno de prueba capaz de incorporar generación de carga dinámica en la evaluación de prestaciones de sistemas de comercio electrónico basados en web. Con tal fin, se ha partido del reconocido benchmark de comercio electrónico TPC-W y se ha integrado la generación de carga dinámica proporcionada por el generador GUERNICA, aprovechando sus cualidades a la hora de caracterizar y reproducir carga web basada en los patrones dinámicos del comportamiento del usuario. El nuevo entorno ha sido validado contra TPC-W, mostrando resultados similares cuando no se considera dinamismo en la caracterización de la carga. <![CDATA[Co-design of Compiler and Hardware Techniques to Reduce Program Code Size on a VLIW Processor]]> http://www.scielo.edu.uy/scielo.php?script=sci_arttext&pid=S0717-50002012000200004&lng=es&nrm=iso&tlng=es Abstract Code size is a primary concern in the embedded computing community. Minimizing physical memory requirements reduces total system cost and improves performance and power efficiency. VLIW processors rely on the compiler to statically encode the ILP in the program before its execution, and because of this, code size is larger relative to other processors. In this paper we describe the co-design of compiler optimizations and processor architecture features that have progressively reduced code size across three generations of a VLIW processor<hr/>Spanish abstract: El tamaño del código es la principal preocupación en la comunidad de computación empotrados. Reducir al mínimo los requisitos de memoria física reduce el coste total del sistema y mejora la rendimiento y eficiencia energética. Los procesadores VLIW confían en que el compilador estáticamente codifica la ILP en el programa antes de su ejecución, y debido a esto, el tamaño del código es más grande en relación a otros procesadores. En este trabajo se describe el co-diseño de las optimizaciones del compilador y la arquitectura del procesador, características que han de reducir progresivamente el tamaño del código a través de tres generaciones de un procesador VLIW. <![CDATA[<b>Operating System Support for IPNoSys</b>]]> http://www.scielo.edu.uy/scielo.php?script=sci_arttext&pid=S0717-50002012000200005&lng=es&nrm=iso&tlng=es Abstract The IPNoSys is an architecture that exploits the advantages of NoCs as parallel communication, reusability and scalability to transform the routers in processing elements building a packet-driven architecture that processing while routing the packets. This represents a paradigm break of traditional NoC-based MPSoC systems, which there is the separation between computation and communication. With new paradigm, such architecture already showed superiority in execution time comparing to an equivalent MPSoC. In this paper is presented the operating system support for IPNoSys, including the memory management, process management, I/O management, interruption, exception and timer. Additionally, it is proposed two versions of multi-task scheduling, the first one is a preemptive and the second a non-preemptive. In some cases the scheduling algorithms improvement the throughput of system up to 80%.<hr/>Portuguese abstract IPNoSys é uma arquitetura que explora as vantagens de NoCs, como comunicação paralela, reusabilidade e escalabilidade para transformar os roteadores em elementos de processamento, construindo uma arquitetura dirigida a pacotes que processa enquanto roteia os pacotes. Isso representa uma quebra de paradigma dos sistemas MPSoC baseados em NoC tradicionais, onde existe a separação entre a computação e a comunicação. Com o novo paradigma, tal arquitetura já mostrou superioridade em tempo de execução comparada a um MPSoC equivalente. Neste artigo é apresentado o suporte a sistema operacional para IPNoSys, incluindo o gerenciamento de memória, gerenciamento de processos, gerenciamento de entrada e saída, interrupção, exceção e timer. Adicionalmente, é proposto duas versões de escalonador multitarefa, a primeira preemptiva e a segunda não-preemptiva. Em alguns casos os algoritmos de escalonamento melhoram a vazão do sistema em até 80%. <![CDATA[<b>A Multiagent-Based Approach to the Grid-Scheduling Problem</b>]]> http://www.scielo.edu.uy/scielo.php?script=sci_arttext&pid=S0717-50002012000200006&lng=es&nrm=iso&tlng=es Abstract The IPNoSys is an architecture that exploits the advantages of NoCs as parallel communication, reusability and scalability to transform the routers in processing elements building a packet-driven architecture that processing while routing the packets. This represents a paradigm break of traditional NoC-based MPSoC systems, which there is the separation between computation and communication. With new paradigm, such architecture already showed superiority in execution time comparing to an equivalent MPSoC. In this paper is presented the operating system support for IPNoSys, including the memory management, process management, I/O management, interruption, exception and timer. Additionally, it is proposed two versions of multi-task scheduling, the first one is a preemptive and the second a non-preemptive. In some cases the scheduling algorithms improvement the throughput of system up to 80%.<hr/>Portuguese abstract IPNoSys é uma arquitetura que explora as vantagens de NoCs, como comunicação paralela, reusabilidade e escalabilidade para transformar os roteadores em elementos de processamento, construindo uma arquitetura dirigida a pacotes que processa enquanto roteia os pacotes. Isso representa uma quebra de paradigma dos sistemas MPSoC baseados em NoC tradicionais, onde existe a separação entre a computação e a comunicação. Com o novo paradigma, tal arquitetura já mostrou superioridade em tempo de execução comparada a um MPSoC equivalente. Neste artigo é apresentado o suporte a sistema operacional para IPNoSys, incluindo o gerenciamento de memória, gerenciamento de processos, gerenciamento de entrada e saída, interrupção, exceção e timer. Adicionalmente, é proposto duas versões de escalonador multitarefa, a primeira preemptiva e a segunda não-preemptiva. Em alguns casos os algoritmos de escalonamento melhoram a vazão do sistema em até 80%. <![CDATA[On the Analysis of Human and Automatic Summaries of Source Code]]> http://www.scielo.edu.uy/scielo.php?script=sci_arttext&pid=S0717-50002012000200007&lng=es&nrm=iso&tlng=es Abstract The IPNoSys is an architecture that exploits the advantages of NoCs as parallel communication, reusability and scalability to transform the routers in processing elements building a packet-driven architecture that processing while routing the packets. This represents a paradigm break of traditional NoC-based MPSoC systems, which there is the separation between computation and communication. With new paradigm, such architecture already showed superiority in execution time comparing to an equivalent MPSoC. In this paper is presented the operating system support for IPNoSys, including the memory management, process management, I/O management, interruption, exception and timer. Additionally, it is proposed two versions of multi-task scheduling, the first one is a preemptive and the second a non-preemptive. In some cases the scheduling algorithms improvement the throughput of system up to 80%.<hr/>Portuguese abstract IPNoSys é uma arquitetura que explora as vantagens de NoCs, como comunicação paralela, reusabilidade e escalabilidade para transformar os roteadores em elementos de processamento, construindo uma arquitetura dirigida a pacotes que processa enquanto roteia os pacotes. Isso representa uma quebra de paradigma dos sistemas MPSoC baseados em NoC tradicionais, onde existe a separação entre a computação e a comunicação. Com o novo paradigma, tal arquitetura já mostrou superioridade em tempo de execução comparada a um MPSoC equivalente. Neste artigo é apresentado o suporte a sistema operacional para IPNoSys, incluindo o gerenciamento de memória, gerenciamento de processos, gerenciamento de entrada e saída, interrupção, exceção e timer. Adicionalmente, é proposto duas versões de escalonador multitarefa, a primeira preemptiva e a segunda não-preemptiva. Em alguns casos os algoritmos de escalonamento melhoram a vazão do sistema em até 80%. <![CDATA[Querying data warehouses efficiently using the Bitmap Join Index OLAP Tool]]> http://www.scielo.edu.uy/scielo.php?script=sci_arttext&pid=S0717-50002012000200008&lng=es&nrm=iso&tlng=es Abstract Data warehouse and OLAP are core aspects of business intelligence environments, since the former store integrated and time-variant data, while the latter enables multidimensional queries, visualization and analysis. The bitmap join index has been recognized as an efficient mechanism to speed up queries over data warehouses. However, existing OLAP tools does not use strictly this index to improve the performance of query processing. In this paper, we introduce the BJIn OLAP Tool to efficiently perform OLAP queries over data warehouses, such as roll-up, drill-down, slice-and-dice and pivoting, by employing the bitmap join index. The BJIn OLAP Tool was implemented and tested through a performance evaluation to assess its efficiency and to corroborate the feasibility of adopting the bitmap join index to execute OLAP queries. The performance results reported that our BJIn OLAP Tool provided a performance gain that ranged from 31% up to 97% if compared to existing solutions regarding the query processing. Our tool has proven not only to efficiently process queries, but also to process OLAP operations on the server and client sides, for different volumes of data and taking into account different operating systems. Besides, it provides a reasonable use of the main memory and enables new rows to be appended to bitmap join indices.<hr/>Portuguese abstract Data warehouse e OLAP são aspectos fundamentais em ambientes de inteligência de negócio, uma vez que o primeiro armazena dados integrados e históricos, enquanto que o segundo possibilita consultas, visualização e análise multidimensionais. O índice bitmap de junção constitui um mecanismo eficiente para reduzir o tempo de resposta das consultas em data warehouses. Porém, as ferramentas OLAP existentes não usam estritamente este índice para melhorar o desempenho do processamento de consultas. Neste artigo, nós introduzimos a ferramenta BJIn OLAP para realizar consultas OLAP eficientemente sobre data warehouses, tais como roll-up, drill-down, slice-and-dice e pivoteamento, empregando o índice bitmap de junção. A ferramenta BJIn OLAP foi implementada e testada por meio de uma avaliação de desempenho para aferir sua eficiência e corroborar a viabilidade de se adotar o índice bitmap de junção para executar consultas OLAP. Os resultados demonstraram que a ferramenta BJIn OLAP produziu um ganho de desempenho no processamento de consultas que variou de 31% a 97% se comparado às soluções existentes. Além de processar consultas eficientemente, esta ferramenta processa operações OLAP nos lados cliente ou servidor, considerando volumes de dados que variam, e sob diferentes sistemas operacionais. Além disso, ela provê um uso de memória adequado e habilita novos registros para serem inseridos aos índices bitmap de junção. <![CDATA[The ProLiCES Approach to Develop Product Lines for Safety-Critical Embedded Systems and its Application to the Unmanned Aerial Vehicles Domain]]> http://www.scielo.edu.uy/scielo.php?script=sci_arttext&pid=S0717-50002012000200009&lng=es&nrm=iso&tlng=es Abstract This paper presents ProLiCES, an approach for the development of safety-critical embedded applications and its usage to develop a product line for unmanned aerial vehicles (UAV). The motivation of ProLiCES emerged after the development of Tiriba, a family of small, electric-powered unmanned aircraft. Most software artifacts produced for Tiriba required modifications to be reused in a more complex project, the SARVANT, which has to accommodate several new features that increase the variability of the end products. In the Tiriba project, a methodological approach, named SAFE-CRITES, was defined and used. Special care was taken about software reuse, based on Model Driven Development and automatic code generation. The certification process, based on the DO-178B standard, was also taken into account. ProLiCEs extends SAFE-CRITES to integrate Product Line Engineering into the development process, aiming better software reuse. This extension was done by creating a second parallel path to the process, dealing with the Product Line Domain Engineering. ProLiCES is being currently used in the SARVANT project, which will deliver a much more complex UAV and is estimated to be deployed in two years.<hr/>Portuguese abstract: Este artigo apresenta a ProLiCES, uma abordagem para o desenvolvimento de sistemas embarcados críticos, bem como seu uso no desenvolvimento de uma linha de produtos para veículos aéreos não tripulados (VANT). A motivação para a ProLiCES surgiu em decorrência do desenvolvimento do Tiriba, que é uma família de aeronaves não tripuladas de pequeno porte, movidas a eletricidade. A maioria dos artefatos produzidos para o Tiriba exigiram modificações para torná-los reutilizáveis em um projeto mais complexo, o SarVANT, que terá que acomodar várias novas features que incrementam as variabilidades dos produtos finais. No projeto Tiriba, uma abordagem metodológica chamada SAFE-CRITES tinha sido desenvolvida e testada. Atenção especial já havia sido dispensada ao aspecto de reúso de software, baseado em desenvolvimento dirigido a modelos e geração automática de código. O processo de certificação, baseado no padrão DO-178B, também tem sido uma preocupação. A ProLiCEs estende a SAFE-CRITES para integrar a engenharia de linha de produtos ao processo de desenvolvimento, com o objetivo de aumentar o reúso de software. A extensão proposta neste artigo foi realizada criando-se atividades adicionais no processo para lidar com a engenharia de domínios da linha de produtos.A ProLiCES está sendo utilizada atualmente no projeto SARVant, no qual VANTs de maior complexidade serão produzidos, com estimativa de entrega em dois anos.